মাল্টি-লেয়ার পিসিবি লেআউটের জন্য প্রয়োজনীয় জ্ঞান: একটি বিস্তারিত গাইড

মাল্টি-লেয়ার পিসিবি লেআউট আধুনিক ইলেকট্রনিক্সের মেরুদণ্ড যা স্মার্টফোন, ইভি, মেডিকেল ডিভাইস এবং 5 জি অবকাঠামো চালানোর জন্য কমপ্যাক্ট, উচ্চ-পারফরম্যান্স ডিজাইন সক্ষম করে।একক বা দ্বি-স্তরীয় পিসিবিগুলির বিপরীতে, মাল্টি-লেয়ার বোর্ড (4 ′′40+ স্তর) নিরোধক ডায়লেক্ট্রিকগুলির সাথে পরিবাহী তামার স্তরগুলি স্ট্যাক করে, সংকেত গতি এবং শক্তি পরিচালনা বাড়ানোর সময় ডিভাইসের আকার 40 ′′60% হ্রাস করে।তাদের ডিজাইন করার জন্য বিশেষ দক্ষতার প্রয়োজন হয়: স্তর স্ট্যাক-আপ অপ্টিমাইজেশান থেকে ইএমআই হ্রাস।

বৈশ্বিক মাল্টি-লেয়ার পিসিবি বাজার ২০২৮ সালের মধ্যে ৮৫.৬ বিলিয়ন ডলারে পৌঁছবে বলে অনুমান করা হচ্ছে (গ্র্যান্ড ভিউ রিসার্চ), যা ইভি এবং ৫জি-র চাহিদা দ্বারা চালিত।ইঞ্জিনিয়ারদের অবশ্যই নির্ভরযোগ্যতা নিশ্চিত করার মূল নীতিগুলি আয়ত্ত করতে হবেএই গাইডটি মাল্টি-লেয়ার পিসিবি লেআউটের জন্য প্রয়োজনীয় জ্ঞানকে কার্যকর কৌশল, ডেটা-চালিত তুলনা,এবং আমেরিকান উত্পাদন মান অনুসারে সেরা অনুশীলন.

মূল বিষয়
1স্তর স্ট্যাক-আপ ডিজাইনঃ একটি ভাল ইঞ্জিনিয়ারিং স্ট্যাক-আপ (উদাহরণস্বরূপ, 4-স্তরঃ সিগন্যাল-গ্রাউন্ড-পাওয়ার-সিগন্যাল) 30% দ্বারা ইএমআই হ্রাস করে এবং 25Gbps + পথের জন্য সংকেত অখণ্ডতা উন্নত করে।
2গ্রাউন্ড/পাওয়ার প্লেন: ডেডিকেটেড প্লেন ইম্পেড্যান্সকে ৫০% কমিয়ে দেয়, যা ভোল্টেজ ড্রপ এবং ক্রসট্যাককে প্রতিরোধ করে যা ইভি ইনভার্টার এবং মেডিকেল ডিভাইসের জন্য সমালোচনামূলক।
3.সিগন্যাল অখণ্ডতাঃ ডিফারেনশিয়াল জোড়া রাউটিং এবং প্রতিরোধ নিয়ন্ত্রণ (50Ω/100Ω) উচ্চ গতির ডিজাইনে 40% দ্বারা সংকেত প্রতিফলন হ্রাস করে।
4.ডিএফএম সম্মতিঃ আইপিসি-২২২১ নিয়ম অনুসরণ করে উত্পাদন ত্রুটিগুলি ১২% থেকে ৩% হ্রাস করে, প্রতি বোর্ডের জন্য পুনরায় কাজ করার খরচ ০.৫০$২.০০$ হ্রাস করে।
5সিমুলেশন সরঞ্জামঃ সিগন্যাল/থার্মাল সিমুলেটর (যেমন হাইপারলিনক্স) এর প্রাথমিক ব্যবহার প্রোটোটাইপিংয়ের আগে 80% নকশা ত্রুটিগুলি ধরতে পারে।

মাল্টি-লেয়ার পিসিবি ডিজাইনের মূলসূত্র
ডিজাইনে ডুব দেওয়ার আগে, প্রকৌশলীদের অবশ্যই মৌলিক ধারণাগুলিতে দক্ষ হতে হবে যা কর্মক্ষমতা এবং উত্পাদনযোগ্যতা নির্দেশ করে।

1লেয়ার স্ট্যাক-আপ: পারফরম্যান্সের ভিত্তি
স্ট্যাক-আপ (রূপা এবং ডাইলেক্ট্রিক স্তরগুলির বিন্যাস) সবচেয়ে সমালোচনামূলক নকশা পছন্দ ✓ এটি সরাসরি সংকেত অখণ্ডতা, তাপীয় ব্যবস্থাপনা এবং ইএমআইকে প্রভাবিত করে।একটি খারাপ স্ট্যাক আপ এমনকি সেরা রুটিং নিরর্থক করতে পারেন.

সর্বোত্তম অনুশীলনঃ উচ্চ গতির ডিজাইনের জন্য (> 10Gbps), প্রতিটি সংকেত স্তরকে একটি সংলগ্ন গ্রাউন্ড প্লেনের সাথে যুক্ত করুন যাতে একটি কম প্রতিবন্ধকতা রিটার্ন পথ তৈরি করা যায়। এটি অপরিশোধিত স্তরগুলির তুলনায় 35% দ্বারা সংকেত প্রতিফলন হ্রাস করে।

2গ্রাউন্ড এবং পাওয়ার প্লেন ডিজাইন
গ্রাউন্ড এবং পাওয়ার প্লেনগুলি “অনুসন্ধান” নয় তারা সক্রিয় উপাদান যা সংকেত স্থিতিশীল করে এবং শক্তি সরবরাহ করেঃ

1গ্রাউন্ড প্লেন:
a. সংকেতগুলির জন্য একটি অভিন্ন রেফারেন্স ভোল্টেজ প্রদান করে, 40% দ্বারা গোলমাল হ্রাস করে।
b. ঘন নকশাগুলিতে উপাদানগুলির তাপমাত্রা 15 ডিগ্রি সেলসিয়াসে কমিয়ে তাপ ছড়িয়ে দেওয়ার কাজ করে।
c. মাল্টি-লেয়ার বোর্ডগুলির জন্য, কেবলমাত্র যখন প্রয়োজন হয় তখনই বিভক্ত গ্রাউন্ড প্লেন ব্যবহার করুন (যেমন, অ্যানালগ / ডিজিটাল গ্রাউন্ডগুলি পৃথক করা) যাতে গোলমালকে আটকে দেয় এমন 'দ্বীপ' তৈরি করা এড়ানো যায়।
2পাওয়ার প্লেন:
a. কম্পোনেন্টগুলিতে স্থিতিশীল ভোল্টেজ সরবরাহ করে, লজিক্যাল ত্রুটির কারণে ড্রপগুলি প্রতিরোধ করে।
b. একটি "ক্যাপাসিটার এফেক্ট" গঠনের জন্য পাওয়ার প্লেনগুলি সরাসরি স্থলপ্লেনের নীচে স্থাপন করুন, যা EMI কে 25% হ্রাস করে।
c.পুনরায় ভোল্টেজ সিস্টেমের জন্য একাধিক পাওয়ার প্লেন ব্যবহার করুন (উদাহরণস্বরূপ, 3.3V এবং 5V) ট্র্যাকের মাধ্যমে পাওয়ার রুট করার পরিবর্তে। এটি ভোল্টেজ ড্রপকে 60% হ্রাস করে।

কেস স্টাডিঃ একটি টেসলা মডেল ৩ বিএমএস ৪০০ ভি ডিসি পরিচালনা করতে দুটি গ্রাউন্ড প্লেন এবং তিনটি পাওয়ার প্লেন ব্যবহার করে, ৪ স্তরের ডিজাইনের তুলনায় বিদ্যুৎ সম্পর্কিত ব্যর্থতা ৩০% হ্রাস করে।

3উপাদান নির্বাচনঃ পরিবেশের সাথে নকশা মেলে
মাল্টি-লেয়ার পিসিবিগুলি তাপীয়, বৈদ্যুতিক এবং যান্ত্রিক পারফরম্যান্সের ভারসাম্য বজায় রাখার উপকরণগুলির উপর নির্ভর করে। ভুল পছন্দটি ডিলেমিনেশন, সংকেত হ্রাস বা অকাল ব্যর্থতার দিকে পরিচালিত করতে পারে।

সমালোচনামূলক বিবেচনাঃ উপাদানগুলির উপাদানগুলির সাথে তাপীয় সম্প্রসারণের সহগ (সিটিই) মেলে (উদাহরণস্বরূপ, সিলিকন চিপগুলির একটি সিটিই ২.৬ পিপিএম/°সি) । >১০ পিপিএম/°সি এর অসামঞ্জস্য তাপীয় চাপ সৃষ্টি করে,যা সোল্ডার জয়েন্টের ব্যর্থতা সৃষ্টি করে.

উপাদান স্থাপনের কৌশল
উপাদান স্থাপনের চেয়ে বেশি কিছু আছে যা তাপীয় ব্যবস্থাপনা, সংকেত অখণ্ডতা এবং উত্পাদনযোগ্যতার উপর সরাসরি প্রভাব ফেলে।

1তাপীয় ব্যবস্থাপনাঃ হটস্পট প্রতিরোধ
মাল্টি-লেয়ার পিসিবি ব্যর্থতার জন্য ওভারহিটিং হল # 1 কারণ। তাপমাত্রা নিয়ন্ত্রণে রাখার জন্য এই কৌশলগুলি ব্যবহার করুনঃ

a.গ্রুপ হট কম্পোনেন্টসঃ উচ্চ-শক্তির অংশগুলি (যেমন, আইজিবিটি, ভোল্টেজ নিয়ন্ত্রক) তাপ সিঙ্ক বা বায়ু প্রবাহের পথের কাছে স্থাপন করুন। উদাহরণস্বরূপ, একটি ইভি ইনভার্টার এর আইজিবিটিগুলি তাপীয় মাধ্যমে অ্যারে থেকে 5 মিমি এর মধ্যে থাকা উচিত।
b. থার্মাল ভায়াস ব্যবহার করুনঃ গরম উপাদানগুলির অধীনে 0.3x0.5 মিমি তামা ভরা ভায়াসগুলি গরম স্থানান্তর করতে অভ্যন্তরীণ গ্রাউন্ড প্লেনগুলিতে স্থানান্তর করুন। 10x10 থার্মাল ভায়াসগুলির একটি অ্যারে উপাদানগুলির তাপমাত্রা 20 ডিগ্রি সেলসিয়াসে হ্রাস করে।
c. ভিড় এড়ানোঃ উচ্চ-শক্তির অংশগুলির মধ্যে তাপ গঠনের প্রতিরোধ করার জন্য 2x3x উপাদান উচ্চতা ছেড়ে দিন। 2W প্রতিরোধকের পার্শ্ববর্তী উপাদানগুলির থেকে 5 মিমি ক্লিয়ারেন্স প্রয়োজন।

2সিগন্যাল ইন্টিগ্রিটিঃ গতির জন্য অবস্থান
উচ্চ-গতির সংকেত (> 1 গিগাবাইট / সেকেন্ড) স্থানান্তরের জন্য সংবেদনশীল even এমনকি ছোট দূরত্বও সংকেত হ্রাসের কারণ হতে পারেঃ

a.ট্রেইস দৈর্ঘ্য সংক্ষিপ্ত করুনঃ উচ্চ গতির উপাদানগুলি (যেমন, 5 জি মডেম, এফপিজিএ) একসাথে রাখুন যাতে ট্রেইস <5 সেমি থাকে। এটি 28GHz এ সিগন্যাল হ্রাসকে 30% হ্রাস করে।
b.শব্দ উপাদান বিচ্ছিন্ন করুনঃ ডিজিটাল (শব্দ) অংশগুলি (যেমন, মাইক্রোপ্রসেসর) অ্যানালগ (সংবেদনশীল) অংশগুলি (যেমন, সেন্সর) থেকে ≥10 মিমি পৃথক করুন। EMI ব্লক করার জন্য তাদের মধ্যে একটি গ্রাউন্ড প্লেন ব্যবহার করুন।
c. ভায়াসের সাথে সারিবদ্ধ করুনঃ ট্র্যাক রুটিং হ্রাস করার জন্য ভায়াসের উপরে উপাদানগুলি স্থাপন করুন যা প্রতিবন্ধকতা স্পাইকগুলির কারণ হতে পারে এমন ′′ বাঁকগুলির সংখ্যা হ্রাস করে।

3বিদ্যুৎ বিতরণঃ স্থিতিশীল ভোল্টেজ
খারাপ পাওয়ার প্লেসমেন্ট ভোল্টেজ ড্রপ এবং গোলমালের দিকে পরিচালিত করে।

a. ডিসকুপলিং ক্যাপাসিটরসঃ আইসি পাওয়ার পিনগুলির 2 মিমি মধ্যে 0.1μF সিরামিক ক্যাপাসিটরগুলি স্থাপন করুন। এটি উচ্চ-ফ্রিকোয়েন্সি গোলমাল ফিল্টার করে এবং ভোল্টেজ স্পাইকগুলি প্রতিরোধ করে। বড় আইসিগুলির জন্য (যেমন, এফপিজিএ),পাওয়ার পিন প্রতি এক ক্যাপাসিটার ব্যবহার করুন.
b.Power Plane Proximity: পাওয়ার প্লেনগুলি উচ্চ প্রবাহ (যেমন, 1A+) গ্রহণ করে এমন উপাদানগুলির অধীনে 90% এলাকা জুড়ে নিশ্চিত করুন। এটি বর্তমান ঘনত্ব এবং তাপ হ্রাস করে।
গ.ডেইজি-চেইন পাওয়ার এড়ানঃ একক ট্র্যাকের মাধ্যমে একাধিক উপাদানগুলিতে পাওয়ার রুট করবেন না, ভোল্টেজ সরাসরি সরবরাহ করতে পাওয়ার প্লেনটি ব্যবহার করুন, 50% হ্রাস করুন।

মাল্টি-লেয়ার পিসিবিগুলির জন্য রুটিং কৌশল
রুটিং একটি স্থানান্তরকে একটি কার্যকরী সার্কিটে রূপান্তরিত করে। ডিফারেনশিয়াল প্যারের রুটিং এবং প্রতিবন্ধকতা নিয়ন্ত্রণের মতো কৌশলগুলির দক্ষতা আলোচনাযোগ্য নয়।

1. ডিফারেনশিয়াল পিয়ার রুটিং: হাই-স্পিড সিগন্যালের জন্য
ডিফারেনশিয়াল জোড়া (বিপরীত সংকেত বহনকারী দুটি সমান্তরাল ট্র্যাক) 10Gbps + ডিজাইনের জন্য অপরিহার্য। এই নিয়মগুলি অনুসরণ করুনঃ

a. সমান দৈর্ঘ্যঃ স্কেভ এড়ানোর জন্য ± 0.5 মিমি এর মধ্যে ট্র্যাক দৈর্ঘ্যের সাথে মেলে। স্কেভ > 1 মিমি 25Gbps ডিজাইনে বিট ত্রুটি সৃষ্টি করে।
b. ধ্রুবক স্পেসিংঃ প্রতিবন্ধকতা বজায় রাখার জন্য ট্র্যাকগুলি 0.5 ′′ 1x ট্র্যাক প্রস্থের মধ্যে রাখুন (উদাহরণস্বরূপ, 0.2 মিমি ট্র্যাকগুলির জন্য 0.2 মিমি স্পেসিং) (100Ω ডিফারেনশিয়াল জোড়ার জন্য) ।
c. Stubbing এড়ানঃ ডিফারেনশিয়াল জোড়াগুলিতে ′′stubs ′′ (অব্যবহৃত ট্রেস সেগমেন্টগুলি) যুক্ত করবেন না ′′stubs সিগন্যাল প্রতিফলনের কারণ যা BER (বিট ত্রুটির হার) 40% বৃদ্ধি করে।

2. প্রতিবন্ধকতা নিয়ন্ত্রণঃ লোডের সাথে সংকেত মিলানো
প্রতিবন্ধকতা অসঙ্গতি (উদাহরণস্বরূপ, একটি 75Ω সংযোগকারী সংযুক্ত একটি 50Ω ট্রেস) সিগন্যাল প্রতিফলন যা কর্মক্ষমতা হ্রাস করে।

a.Trace Width/Thickness: 0.2mm wide, 1oz copper traces on FR4 (with a 0.1mm dielectric) to achieve 50Ω impedance.
b.Layer Stack-Up: সিগন্যাল এবং গ্রাউন্ড প্লেনের মধ্যে dielectric বেধ সামঞ্জস্য করুন √ আরও পুরু dielectrics প্রতিরোধের বৃদ্ধি (যেমন, 0.2mm dielectric = 60Ω; 0.1mm = 50Ω) ।
c.TDR পরীক্ষাঃ ডিজাইন স্পেসিফিকেশনের ± 10% এর পরিবর্তনের সাথে প্রতিবন্ধকতা প্রত্যাখ্যান বোর্ডগুলি পরিমাপ করার জন্য একটি টাইম ডোমেইন রিফ্লেক্টোমিটার (টিডিআর) ব্যবহার করুন।

টুল টিপঃ অ্যালটিয়াম ডিজাইনারের প্রতিবন্ধকতা ক্যালকুলেটর স্বয়ংক্রিয়ভাবে লক্ষ্য প্রতিবন্ধকতা পূরণের জন্য ট্রেস প্রস্থ এবং ডাইলেক্ট্রিক বেধ সামঞ্জস্য করে, ম্যানুয়াল ত্রুটিগুলি 70% হ্রাস করে।

3স্থান নির্ধারণের মাধ্যমেঃ সিগন্যালের অবনতি কমিয়ে আনা
ভায়াসগুলি স্তরগুলিকে সংযুক্ত করে তবে ইন্ডাক্ট্যান্স এবং ক্যাপাসিট্যান্স যুক্ত করে যা উচ্চ-গতির সংকেতগুলিকে ক্ষতিগ্রস্থ করে। এর সাথে এটি প্রশমিত করুনঃ

a. ব্লাইন্ড/ব্রেড ভায়াস ব্যবহার করুনঃ 25Gbps+ সিগন্যালের জন্য, ব্লাইন্ড ভায়াস ব্যবহার করুন (বাহ্যিক স্তরগুলিকে অভ্যন্তরীণ স্তরগুলির সাথে সংযুক্ত করুন)
b.Via Count সীমাবদ্ধ করুনঃ প্রতিটি ভায়া ~ 0.5nH ইন্ডাক্ট্যান্স যোগ করে। 40Gbps সংকেতগুলির জন্য, সংকেত ক্ষতি এড়াতে ভায়া প্রতি 1 ¢ 2 এ সীমাবদ্ধ করুন।
c. গ্রাউন্ড ভায়াসঃ উচ্চ গতির ট্র্যাকগুলির সাথে প্রতি 2 মিমি স্থানে একটি গ্রাউন্ড স্থাপন করুন যাতে একটি ′′Shield ′′ তৈরি হয় যা ক্রসস্টককে 35% হ্রাস করে।

ডিজাইন নিয়ম এবং চেক
নকশা নিয়ম এড়ানোর ফলে উত্পাদন ত্রুটি এবং ক্ষেত্রের ব্যর্থতা দেখা দেয়।

1. ক্লিয়ারেন্স এবং ক্রপিংঃ নিরাপত্তা প্রথম
ক্লিয়ারেন্স (কন্ডাক্টরদের মধ্যে বায়ু ফাঁক) এবং ক্রপ (ইনসুলেশন বরাবর পথ) বৈদ্যুতিক আর্কিংকে বাধা দেয় যা উচ্চ-ভোল্টেজ ডিজাইনের জন্য সমালোচনামূলক।

পরিবেশগত সমন্বয়ঃ আর্দ্র বা ধূসর পরিবেশে, নিরোধক ভাঙ্গন রোধ করার জন্য 50% (যেমন, 0.45 মিমি 50 ~ 250V এর জন্য) দ্বারা স্রোত বৃদ্ধি করুন।

2ডিএফএম (ডিজাইন ফর ম্যানুফ্যাকচারিং): উৎপাদন মাথা ব্যথা এড়ানো
ডিএফএম নিশ্চিত করে যে আপনার নকশাটি দক্ষতার সাথে নির্মিত হতে পারে। মূল চেকগুলির মধ্যে রয়েছেঃ

a. কপার স্পেসিংঃ ইটিংয়ের সময় শর্ট সার্কিট এড়ানোর জন্য তামার বৈশিষ্ট্যগুলির মধ্যে ≥0.1 মিমি দূরত্ব বজায় রাখুন।
b. ড্রিল আকারঃ টুলিং খরচ কমাতে স্ট্যান্ডার্ড ড্রিল আকার (0.2 মিমি, 0.3 মিমি, 0.5 মিমি) ব্যবহার করুন। অ-স্ট্যান্ডার্ড আকার প্রতি গর্ত $ 0.10 ¢ $ 0.50 যোগ করে।
গ. তাপীয় ত্রাণ প্যাডঃ রিফ্লো চলাকালীন সোল্ডার জয়েন্ট ক্র্যাকিং রোধ করতে উচ্চ-শক্তির উপাদানগুলির জন্য স্লটযুক্ত প্যাড ব্যবহার করুন (যেমন, TO-220) ।

3শিল্প মানঃ বিশ্বব্যাপী প্রয়োজনীয়তা পূরণ
সম্মতি নিশ্চিত করে যে আপনার পিসিবি নিরাপদ, নির্ভরযোগ্য এবং বিপণনযোগ্য।

উচ্চ-কার্যকারিতা নকশা জন্য উন্নত কৌশল
25Gbps+ বা উচ্চ-শক্তির ডিজাইনের জন্য, প্রাথমিক রাউটিং যথেষ্ট নয় এই উন্নত কৌশলগুলি ব্যবহার করুনঃ

1. হাই-স্পিড রুটিং: বিকৃতি কমাতে
a.90° কোণ এড়িয়ে চলুনঃ প্রতিবন্ধকতা স্পাইক হ্রাস করতে 45° কোণ বা বাঁকা চিহ্ন ব্যবহার করুন। 90° কোণ 10% বেশি সংকেত প্রতিফলন সৃষ্টি করে।
b. নিয়ন্ত্রিত ট্র্যাক দৈর্ঘ্যঃ মেমরি ইন্টারফেসের জন্য (যেমন, DDR5), টাইমিং স্কিভ এড়ানোর জন্য ± 0.1 মিমি মধ্যে ট্র্যাক দৈর্ঘ্যের সাথে মেলে।
c.Shielding: ইএমআই ব্লক করার জন্য দুটি স্থল সমতল (একটি মাইক্রোস্ট্রিপ ডিজাইন) এর মধ্যে উচ্চ-গতির ট্র্যাকগুলি রুট করুন। এটি বিকিরণ নির্গমনকে 40% হ্রাস করে।

2ইএমআই হ্রাসঃ গোলমাল নিয়ন্ত্রণে রাখা
a.গ্রাউন্ড প্লেন সেচিংঃ ইএমআইকে ফাঁদে ফেলার জন্য একটি 'ফারাদেই খাঁচা' তৈরি করতে প্রতি 10 মিমি অন্তর্নিহিত গ্রাউন্ড প্লেনগুলিকে ভায়াসগুলির সাথে সংযুক্ত করুন।
b.ফেরাইট মণুঃ উচ্চ-ফ্রিকোয়েন্সি গোলমাল (> 100MHz) ব্লক করার জন্য গোলমাল উপাদানগুলির (যেমন মাইক্রোপ্রসেসর) পাওয়ার লাইনগুলিতে ফেরাইট মণু যুক্ত করুন।
c.Differential Pair Twisting: ক্যাবল-স্টাইলের রাউটিংয়ের জন্য ডিফারেনশিয়াল জুটিগুলি ঘুরিয়ে দিন (প্রতি সেন্টিমিটারে ১ টি ঘুরিয়ে দিন) এটি ইএমআই পিকআপকে ২৫% হ্রাস করে।

3সিমুলেশনঃ প্রোটোটাইপিংয়ের আগে বৈধতা
সিমুলেশনগুলি ত্রুটিগুলিকে তাড়াতাড়ি ধরতে পারে, প্রতি প্রোটোটাইপ পুনরাবৃত্তি প্রতি $1,000+ সঞ্চয় করে।

সাধারণ ভুলগুলি এড়ানো
এমনকি অভিজ্ঞ প্রকৌশলীরাও এই ব্যয়বহুল ভুলগুলো করে থাকেন:

1. থার্মাল সিমুলেশন এড়ানোঃ
a.Error: Assuming small components do not overheat. ভুলঃ ছোট ছোট উপাদানগুলি অতিরিক্ত গরম না হয় বলে ধরে নেওয়া।
b. ফলস্বরূপঃ ক্ষেত্রের ত্রুটির 35% তাপ সম্পর্কিত (আইপিসি রিপোর্ট) ।
c.Fix: সমস্ত উপাদান > 1W এর জন্য তাপীয় কর্মক্ষমতা সিমুলেট করুন।

2. গ্রাউন্ড প্লেনের ধারাবাহিকতা উপেক্ষা করা:
a.Error: সঠিক সংযোগ ছাড়া বিভক্ত গ্রাউন্ড প্লেন তৈরি।
b. ফলস্বরূপঃ সিগন্যাল প্রতিফলন 50% বৃদ্ধি পায়, যা ডেটা ক্ষতির কারণ হয়।
c.Fix: বিভক্ত সমতল সংযোগ করতে গ্রাউন্ড ভায়াস ব্যবহার করুন; “ফ্লোটিং” গ্রাউন্ড দ্বীপ এড়ান।

3.অসম্পূর্ণ উত্পাদন নথিঃ
a.Error: শুধুমাত্র Gerber ফাইল প্রেরণ (কোন ড্রিল গাইড বা উত্পাদন নোট) ।
বি. ফলস্বরূপঃ উৎপাদন বিলম্বের ২০% ঘটতে পারে কাগজপত্রের অভাবের কারণে (PCB Manufacturer Survey) ।
c.Fix: ড্রিল ফাইল, উত্পাদন অঙ্কন, এবং DFM রিপোর্ট অন্তর্ভুক্ত।

মাল্টি-লেয়ার পিসিবি লেআউটের জন্য সরঞ্জাম এবং সফ্টওয়্যার
সঠিক সরঞ্জামগুলি নকশা সহজতর করে এবং ত্রুটি হ্রাস করেঃ

এলটি সার্কিট-এর মাল্টি-লেয়ার পিসিবি লেআউটে দক্ষতা
LT CIRCUIT নিম্নলিখিত বিষয়গুলির উপর গুরুত্ব দিয়ে জটিল মাল্টি-লেয়ার চ্যালেঞ্জ সমাধানের ক্ষেত্রে বিশেষীকরণ করেছেঃ

a. সিগন্যাল ইন্টিগ্রিটিঃ 40Gbps সিগন্যালের জন্য 50Ω/100Ω প্রতিবন্ধকতা ± 5% বজায় রাখার জন্য মালিকানাধীন রাউটিং অ্যালগরিদম ব্যবহার করে।
b.Custom Stack-Ups: 5G এর জন্য Rogers RO4350 এবং ফ্লেক্স অ্যাপ্লিকেশনের জন্য পলিআইমাইডের মতো উপকরণ দিয়ে 4 ′′ 20 স্তর বোর্ড ডিজাইন করে।
c. টেস্টিং: প্রতিটি বোর্ডকে TDR, তাপ ইমেজিং এবং ফ্লাইং প্রোব টেস্টিং দিয়ে বৈধতা দেয় যাতে সম্মতি নিশ্চিত হয়।

কেস স্টাডি: এলটি সার্কিট একটি ৫জি বেস স্টেশনের জন্য ৮ স্তরীয় পিসিবি ডিজাইন করেছে, যা শিল্পের গড়ের তুলনায় ২৮ গিগাহার্জ সিগন্যাল হ্রাস ১.৮ ডিবি/ইঞ্চি ০৩% বেশি অর্জন করেছে।

মাল্টি-লেয়ার পিসিবি লেআউট সম্পর্কে প্রায়শই জিজ্ঞাসিত প্রশ্নাবলী
প্রশ্ন: 5 জি পিসিবি-র জন্য সর্বনিম্ন স্তর সংখ্যা কত?
উত্তরঃ 6 স্তর (সিগন্যাল-গ্রাউন্ড-সিগন্যাল-পাওয়ার-গ্রাউন্ড-সিগন্যাল) রজার্স RO4350 সাবস্ট্র্যাটের সাথে কম স্তর অতিরিক্ত সংকেত ক্ষতির কারণ হয় (> 2.5dB / ইঞ্চি 28GHz এ) ।

প্রশ্ন: আমি কিভাবে অন্ধ এবং ছিদ্রযুক্ত ভিয়াসের মধ্যে নির্বাচন করব?
উত্তরঃ 25Gbps + সংকেতগুলির জন্য অন্ধ ভায়াস ব্যবহার করুন (পুনরায় ইনডাক্ট্যান্স হ্রাস করুন) এবং পাওয়ার সংযোগের জন্য গর্ত-গর্তের ভায়াস (5A +) ।

প্রশ্ন: মাল্টি-লেয়ার পিসিবিগুলির জন্য ডিএফএম কেন গুরুত্বপূর্ণ?
উত্তরঃ মাল্টি-লেয়ার বোর্ডগুলির আরও ব্যর্থতার পয়েন্ট রয়েছে (ভিয়াস, ল্যামিনেশন) । ডিএফএম ত্রুটিগুলি 12% থেকে 3% এ হ্রাস করে, পুনরায় কাজের ব্যয় হ্রাস করে।

প্রশ্ন: প্রতিবন্ধকতা নিয়ন্ত্রণে কোন সরঞ্জাম সাহায্য করে?
উত্তরঃ আলটিয়ামের প্রতিবন্ধকতা ক্যালকুলেটর এবং ক্যাডেন্সের সিপি লেআউট সরঞ্জামটি লক্ষ্য প্রতিবন্ধকতা পূরণের জন্য স্বয়ংক্রিয়ভাবে ট্র্যাক প্রস্থ / ডাইলেক্ট্রিক সামঞ্জস্য করে।

প্রশ্ন: এলটি সার্কিট কিভাবে উচ্চ গতির মাল্টি-লেয়ার ডিজাইন সমর্থন করে?
উত্তরঃ এলটি সার্কিট স্ট্যাক-আপ অপ্টিমাইজেশন, সিগন্যাল অখণ্ডতা সিমুলেশন এবং পোস্ট-প্রোডাকশন টেস্টিং প্রদান করে যা 40Gbps সিগন্যালগুলি চোখের চিত্রের প্রয়োজনীয়তা পূরণ করে।

সিদ্ধান্ত
মাল্টি-লেয়ার পিসিবি লেআউট আয়ত্ত করার জন্য প্রযুক্তিগত জ্ঞান, ব্যবহারিক কৌশল এবং সরঞ্জাম দক্ষতার মিশ্রণ প্রয়োজন। স্তর স্ট্যাক-আপগুলি অনুকূলিতকরণ থেকে ইএমআই সিমুলেশন পর্যন্ত, প্রতিটি পদক্ষেপ কর্মক্ষমতাকে প্রভাবিত করে,নির্ভরযোগ্যতাশিল্পের মান অনুসরণ করে, সাধারণ ভুল এড়ানো এবং উন্নত সরঞ্জাম ব্যবহার করে,ইঞ্জিনিয়াররা পরবর্তী প্রজন্মের ইলেকট্রনিক্স চালানোর জন্য মাল্টি-লেয়ার পিসিবি ডিজাইন করতে পারেন, ৫জি স্মার্টফোন থেকে ইভি পর্যন্ত।.

জটিল প্রকল্পের জন্য, এলটি সার্কিটের মতো বিশেষজ্ঞদের সাথে অংশীদারিত্ব নিশ্চিত করে যে আপনার নকশা সবচেয়ে কঠোর পারফরম্যান্স এবং উত্পাদনযোগ্যতার মান পূরণ করে।মাল্টি-লেয়ার পিসিবি একটি প্রতিযোগিতামূলক সুবিধা হয়ে ওঠে, ডিজাইন চ্যালেঞ্জ নয়।