উচ্চ গতির পিসিবিগুলিতে নির্ভরযোগ্য শক্তি বিতরণ নেটওয়ার্কগুলির জন্য প্রয়োজনীয় টিপস

উচ্চ-গতির পিসিবিগুলিতে 5 জি রাউটার, ডেটা সেন্টার সার্ভার এবং উন্নত অটোমোটিভ এডিএএস সিস্টেমগুলির মতো পাওয়ার ডিস্ট্রিবিউশন নেটওয়ার্ক (পিডিএন) নির্ভরযোগ্য অপারেশনের মেরুদণ্ড।একটি খারাপভাবে ডিজাইন করা PDN ভোল্টেজ ড্রপ কারণ, ইলেক্ট্রোম্যাগনেটিক ইন্টারফারেন্স (ইএমআই) এবং সিগন্যাল অখণ্ডতা সমস্যা, সিস্টেম ক্র্যাশ, সংক্ষিপ্ত জীবনকাল বা ব্যর্থ ইএমসি পরীক্ষার দিকে পরিচালিত করে।গবেষণায় দেখা গেছে যে উচ্চ গতির পিসিবি ব্যর্থতার 60% পিডিএন ত্রুটির কারণে ঘটে, যেমন অপর্যাপ্ত বিচ্ছিন্নতা বা ভাঙা গ্রাউন্ড প্লেন। ভাল খবর? এই সমস্যাগুলি ইচ্ছাকৃত নকশার সাথে এড়ানো যায়ঃ কৌশলগত বিচ্ছিন্নতা, অপ্টিমাইজড প্লেন লেআউট, ট্র্যাক / মাধ্যমে টিউনিং,এবং প্রাথমিক সিমুলেশনএই গাইডটি একটি শক্তিশালী পিডিএন নির্মাণের জন্য গুরুত্বপূর্ণ পদক্ষেপগুলিকে ভেঙে দেয় যা 10 গিগাবাইট সেকেন্ডের উপরে গতিতেও পরিষ্কার, স্থিতিশীল শক্তি সরবরাহ করে।

মূল বিষয়
1. ডিসকপলিং আলোচনাযোগ্য নয়ঃ উচ্চ / নিম্ন ফ্রিকোয়েন্সি গোলমাল ব্লক করার জন্য আইসি পাওয়ার পিনের 5 মিমি মধ্যে মিশ্র মানের ক্যাপাসিটরগুলি স্থাপন করুন (0.01 μF100 μF); কম ইন্ডাক্ট্যান্সের জন্য সমান্তরাল ভায়াস ব্যবহার করুন।
2.প্লেনগুলি পিডিএন তৈরি করে বা ভেঙে দেয়ঃ শক্ত, ঘনিষ্ঠভাবে দূরবর্তী শক্তি / গ্রাউন্ড প্লেনগুলি প্রতিবন্ধকতা 40% 60% হ্রাস করে এবং প্রাকৃতিক ফিল্টার হিসাবে কাজ করে। একেবারে প্রয়োজন না হলে কখনই প্লেনগুলি বিভক্ত করবেন না।
3.ট্র্যাক / মাধ্যমে অপ্টিমাইজেশানঃ ট্র্যাকগুলি সংক্ষিপ্ত / প্রশস্ত রাখুন, স্টাবের মাধ্যমে অব্যবহৃতগুলি সরিয়ে ফেলুন (ব্যাক-ড্রিলিংয়ের মাধ্যমে) এবং বোতলঘাট এড়াতে উচ্চ-বর্তমান উপাদানগুলির কাছাকাছি একাধিক ভায়াস ব্যবহার করুন।
4.প্রারম্ভিক সিমুলেট করুনঃ Ansys SIwave বা Cadence Sigrity এর মতো সরঞ্জামগুলি প্রোটোটাইপিংয়ের আগে ভোল্টেজ ড্রপ, গোলমাল এবং তাপ সমস্যাগুলি ধরতে পারে যা 30+ ঘন্টা পুনরায় নকশা করার সময় সাশ্রয় করে।
5তাপীয় ব্যবস্থাপনা = PDN দীর্ঘায়ুঃ উচ্চ তাপমাত্রা প্রতি 10 ডিগ্রি সেলসিয়াসে দ্বিগুণ উপাদান ব্যর্থতার হার; তাপ ছড়িয়ে দেওয়ার জন্য তাপীয় ভায়াস এবং ঘন তামা ব্যবহার করুন।

পিডিএন বেসিকসঃ পাওয়ার ইন্টিগ্রিটি, সিগন্যাল ইন্টিগ্রিটি, এবং লেয়ার স্ট্যাক-আপ
একটি নির্ভরযোগ্য পিডিএন দুটি মূল ফলাফল নিশ্চিত করেঃ পাওয়ার অখণ্ডতা (সর্বনিম্ন গোলমাল সহ স্থিতিশীল ভোল্টেজ) এবং সংকেত অখণ্ডতা (ভ্রান্তি ছাড়াই পরিষ্কার সংকেত) ।উভয়ই একটি ভাল ডিজাইন স্তর স্ট্যাক আপ উপর নির্ভর করে যা প্রতিবন্ধকতা এবং হস্তক্ষেপকে হ্রাস করে.

1বিদ্যুৎ সমন্বয়ঃ স্থিতিশীল অপারেশনের ভিত্তি
পাওয়ার ইন্টিগ্রিটি (পিআই) এর অর্থ প্রতিটি উপাদানকে ধারাবাহিক ভোল্টেজ সরবরাহ করা, কোনও ডাম্প, স্পাইক বা গোলমাল নেই। পিআই অর্জনের মূল কৌশলগুলির মধ্যে রয়েছেঃ

a.বিস্তৃত পাওয়ার ট্র্যাক বা প্লেনঃ সলিড পাওয়ার প্লেনগুলি সংকীর্ণ ট্র্যাকগুলির তুলনায় 10x কম প্রতিরোধের রয়েছে (উদাহরণস্বরূপ, 1 মিমি প্রশস্ত ট্র্যাক বনাম 50 মিমি 2 পাওয়ার প্লেন), ভোল্টেজ ড্রপগুলি প্রতিরোধ করে।
b.মিশ্র-মূল্য বিচ্ছিন্নকরণ ক্যাপাসিটরঃ পাওয়ার ইনপুটগুলির কাছাকাছি বাল্ক ক্যাপাসিটর (10 μF100 μF) নিম্ন-ফ্রিকোয়েন্সি গোলমাল পরিচালনা করে; আইসি পিন দ্বারা ছোট ক্যাপাসিটর (0.01 μF0.1 μF) উচ্চ-ফ্রিকোয়েন্সি গোলমাল ব্লক করে।
c. ঘন তামা স্তরঃ 2oz তামা (১oz এর বিপরীতে) প্রতিরোধকে 50% হ্রাস করে, তাপ জমা এবং ভোল্টেজ ক্ষতি হ্রাস করে।
d.Continuous ground planes: Splits avoid broken ground planes force return currents to take long, high inductance paths, causing noise. ধারাবাহিক স্থল সমতলঃ বিভক্ততা এড়ানো। ভাঙা স্থল সমতলগুলি ফেরত প্রবাহকে দীর্ঘ, উচ্চ প্ররোচনামূলক পথ নিতে বাধ্য করে, যা শব্দ সৃষ্টি করে।

সমালোচনামূলক মেট্রিকঃ 1 কিলোহার্টজ থেকে 100 মেগাহার্টজ পর্যন্ত পিডিএন প্রতিবন্ধকতা <1 ওহমের লক্ষ্য করুন। এই প্রান্তিকের উপরে, ভোল্টেজ গোলমাল (ভি = আইএক্সজেড) উল্লেখযোগ্য হয়ে ওঠে, এফপিজিএ বা আরএফ চিপগুলির মতো সংবেদনশীল উপাদানগুলিকে ব্যাহত করে।

2সিগন্যাল ইন্টিগ্রিটিঃ পিডিএন কিভাবে সিগন্যালকে প্রভাবিত করে
খারাপ পিডিএন ডিজাইন সরাসরি সংকেত অখণ্ডতা (এসআই) ক্ষতিগ্রস্ত করে। উচ্চ ট্রেস / প্রতিরোধ বা ভোল্টেজ ড্রপ মাধ্যমে কারণঃ

a. রিংিং / ওভারশটঃ সিগন্যালগুলি লক্ষ্য ভোল্টেজের উপরে / নীচে ঝাঁকুনি দেয়, যা ডেটা ত্রুটির দিকে পরিচালিত করে।
b.Crosstalk: পাওয়ার রেল থেকে শব্দটি সিগন্যালের ট্রেসে ফাঁস হয়ে যায়, উচ্চ গতির ডেটা বিকৃত করে (যেমন, PCIe 5.0) ।
c.Ground Bounce: যখন বর্তমান দ্রুত পরিবর্তিত হয় তখন গ্রাউন্ড প্লেনগুলিতে ভোল্টেজ স্পাইক হয় (সুইচিং নিয়ন্ত্রকদের মধ্যে সাধারণ) ।

এই সমস্যাগুলি সমাধান করুনঃ

a.সিগন্যালের জন্য কম প্রতিবন্ধকতা ফেরত পথ প্রদানের জন্য পাওয়ার প্লেন ব্যবহার করা।
b. দ্রুত আইসি (যেমন মাইক্রোপ্রসেসর) থেকে ২ মিমি দূরত্বের মধ্যে ডিসক্যাপলিং ক্যাপাসিটর স্থাপন করা যাতে ভোল্টেজ স্পাইক মসৃণ হয়।
c. গ্রাউন্ড প্লেনের মধ্যে উচ্চ-গতির সংকেত রুট করা (এগুলিকে ইএমআই থেকে রক্ষা করা) ।

নীচের টেবিলে PDN ত্রুটি এবং তাদের SI প্রভাব সংক্ষিপ্তভাবে বর্ণনা করা হয়েছেঃ

3. স্তর স্ট্যাক-আপঃ PDN পারফরম্যান্সের জন্য অপ্টিমাইজ করুন
স্তর স্ট্যাক-আপ পিডিএন সাফল্যের জন্য "ব্লুপ্রিন্ট" এটি কীভাবে শক্তি, গ্রাউন্ড এবং সংকেতগুলি ইন্টারঅ্যাক্ট করে তা নির্ধারণ করে। উচ্চ গতির পিসিবিগুলির জন্য (10 গিগাবাইট / সেকেন্ড +), নিম্নলিখিত নিয়মগুলির সাথে একটি মাল্টিলেয়ার স্ট্যাক-আপ ব্যবহার করুনঃ

a. জোড়া শক্তি এবং গ্রাউন্ড প্লেনঃ তাদের সংলগ্ন রাখুন (একটি পাতলা dielectric স্তর দ্বারা পৃথক, 0.1mm √ 0.2mm) ।এটি প্রাকৃতিক ক্যাপাসিট্যান্স তৈরি করে (সি = ইএ / ডি) যা উচ্চ-ফ্রিকোয়েন্সি গোলমাল ফিল্টার করে এবং এসি প্রতিবন্ধকতা হ্রাস করে.
b. উচ্চ-গতির সংকেতগুলি রক্ষা করুনঃ দুটি গ্রাউন্ড প্লেনের মধ্যে রুট সিগন্যাল স্তরগুলি (যেমন, গ্রাউন্ড → সিগন্যাল → গ্রাউন্ড) । এটি ইএমআইকে ফাঁদে ফেলে এবং ক্রসস্টককে 20 ¢ 30 ডিবি হ্রাস করে।
c. সেলাই ভায়াস ব্যবহার করুনঃ স্তরগুলির মধ্যে গ্রাউন্ড প্লেনগুলিকে 5 মিমি 10 মিমি দূরে (বিশেষত বোর্ডের প্রান্তগুলির চারপাশে) ভায়াসগুলির সাথে সংযুক্ত করুন। এটি একটি "ফারডে খাঁচা" প্রভাব তৈরি করে, এতে ইএমআই রয়েছে।
d. স্ট্যাক-আপ ভারসাম্যঃ উত্পাদন চলাকালীন বিকৃতি রোধ করার জন্য সমতুল্য স্তর গণনা নিশ্চিত করুন (উদাহরণস্বরূপ, 4-স্তরঃ সংকেত → শক্তি → গ্রাউন্ড → সংকেত) ।

হাই-স্পিড পিসিবি-র জন্য 4-স্তর স্ট্যাক-আপের উদাহরণঃ

1উপরের স্তরঃ উচ্চ গতির সংকেত (যেমন, ইথারনেট, ইউএসবি 4)
2স্তর ২ঃ পাওয়ার প্লেন (৩.৩ ভোল্ট)
3স্তর ৩ঃ গ্রাউন্ড প্লেন (সলিড, অবিচ্ছিন্ন)
4নিম্ন স্তরঃ নিম্ন গতির সংকেত (যেমন, সেন্সর, পাওয়ার ইনপুট)

মূল পিডিএন ডিজাইন কৌশল
1. বিচ্ছিন্নকরণঃ উৎস এ গোলমাল ব্লক
ডিসকপলিং ক্যাপাসিটারগুলি আইসিগুলির জন্য "স্থানীয় পাওয়ার ব্যাংক" হিসাবে কাজ করে তারা চার্জ সঞ্চয় করে এবং যখন বর্তমান চাহিদা স্পাইক হয় তখন এটি মুক্তি দেয়, ভোল্টেজ ড্রপগুলি প্রতিরোধ করে। এই সেরা অনুশীলনগুলি অনুসরণ করুনঃ

a. সঠিক ক্যাপাসিটর মান নির্বাচন করুন
সমস্ত ফ্রিকোয়েন্সি রেঞ্জের জন্য মানের মিশ্রণ ব্যবহার করুনঃ

বাল্ক ক্যাপাসিটর (10 μF ∼100 μF): ভোল্টেজ নিয়ন্ত্রক থেকে নিম্ন-ফ্রিকোয়েন্সি গোলমাল (1 kHz ∼1 MHz) পরিচালনা করার জন্য পাওয়ার সংযোগকারীদের (যেমন, DC জ্যাক) কাছাকাছি স্থাপন করা হয়।
মিড-রেঞ্জ ক্যাপাসিটর (1 μF ∼0.1 μF): মিড-ফ্রিকোয়েন্সি গোলমাল (1 MHz ∼10 MHz) ফিল্টার করার জন্য আইসি থেকে 2mm ∼5mm অবস্থিত।
উচ্চ-ফ্রিকোয়েন্সি ক্যাপাসিটর (০.০১ μF ০.০০১ μF): উচ্চ-ফ্রিকোয়েন্সি গোলমাল (১০ মেগাহার্টজ ০.১০০ মেগাহার্টজ) ব্লক করার জন্য আইসি পাওয়ার পিনের (≤২ মিমি) সরাসরি পাশে স্থাপন করা হয়।

প্রো টিপঃ সমান্তরালভাবে ক্যাপাসিটরগুলি একত্রিত করুন (উদাহরণস্বরূপ, 10 μF + 0.1 μF + 0.01 μF) একটি "ব্রডব্যান্ড ফিল্টার" তৈরি করতে যা 1 কেএইচজেড 100 মেগাহার্টজ জুড়ে।

ক্যাপাসিটর স্থাপন ও রুটিং অপ্টিমাইজ করুন
লুপ এলাকা হ্রাস করুনঃ ক্যাপাসিটার → আইসি পাওয়ার পিন → আইসি গ্রাউন্ড পিন → ক্যাপাসিটার থেকে পথটি যতটা সম্ভব ছোট হওয়া উচিত। সংক্ষিপ্ত, প্রশস্ত চিহ্নগুলি (≥0.5 মিমি) ব্যবহার করুন এবং ক্যাপাসিটার প্যাডগুলির 1 মিমি মধ্যে ভায়াস স্থাপন করুন।
সমান্তরাল ভায়াসঃ পাওয়ার / গ্রাউন্ড প্লেনগুলিতে সংযোগ করার জন্য প্রতি ক্যাপাসিটর 2 ′′ 3 ভায়াস ব্যবহার করুন। এটি 30 ′′ 50% (একক ভায়া তুলনায়) দ্বারা ইন্ডাক্ট্যান্স হ্রাস করে।
মাল্টি-পিন আইসিগুলির জন্য স্প্রেড ক্যাপাসিটরঃ একাধিক পক্ষের পাওয়ার পিন সহ চিপগুলির জন্য (যেমন, বিজিএ), শক্তি সরবরাহ নিশ্চিত করার জন্য প্রতিটি পক্ষের উপর ক্যাপাসিটর স্থাপন করুন।

গ. সাধারণ বিচ্ছিন্নতা ভুলগুলি এড়িয়ে চলুন
খুব কম ক্যাপাসিটারঃ একটি একক 0.1 μF ক্যাপাসিটার উচ্চ এবং নিম্ন ফ্রিকোয়েন্সি গোলমাল উভয়ই পরিচালনা করতে পারে না।
ক্যাপাসিটরগুলি আইসি থেকে খুব দূরেঃ 5 মিমি ছাড়িয়ে, ট্রেস ইন্ডাক্ট্যান্স ক্যাপাসিটরের শব্দ-ব্লকিং প্রভাবকে অস্বীকার করে।
ভুল প্যাকেজ আকারঃ উচ্চ ফ্রিকোয়েন্সি ক্যাপাসিটরগুলির জন্য 0402 বা 0603 প্যাকেজ ব্যবহার করুন √ বৃহত্তর প্যাকেজগুলি (যেমন, 0805) এর উচ্চতর ইন্ডাক্ট্যান্স রয়েছে।

2. প্লেন ডিজাইনঃ কম প্রতিবন্ধকতা পথ তৈরি করুন
পাওয়ার এবং গ্রাউন্ড প্লেনগুলি PDN প্রতিবন্ধকতা হ্রাস করার সবচেয়ে কার্যকর উপায় theyতারা ন্যূনতম প্রতিরোধের সাথে একটি বড়, অবিচ্ছিন্ন তামা অঞ্চল সরবরাহ করে। এই নিয়মগুলি অনুসরণ করুনঃ

a. পাওয়ার প্লেন সেরা অনুশীলন
সলিড প্লেন ব্যবহার করুন (কোনও কাটা নেই): স্লট বা কাটাগুলি "স্লট অ্যান্টেনা" তৈরি করে যা ইএমআই বিকিরণ করে এবং বর্তমান পথগুলি ভেঙে দেয়। কেবলমাত্র যদি আপনি গোলমাল রেলগুলি বিচ্ছিন্ন করতে চান তবে পাওয়ার প্লেনগুলি বিভক্ত করুন (উদাহরণস্বরূপ, 12 ভি স্যুইচিং রেল থেকে 3.৩ ভোল্ট অ্যানালগ রেল).
বর্তমানের জন্য আকারের সমতলঃ একটি 50 মিমি 2 পাওয়ার প্লেন 5 এ বহন করতে পারে (2oz তামা, 60 °C বৃদ্ধি) ′′ উচ্চতর স্রোতের জন্য স্কেল আপ করুন (উদাহরণস্বরূপ, 10 এ এর 100 মিমি 2 প্রয়োজন) ।
মাটির কাছাকাছি প্লেন স্থাপন করুনঃ সংলগ্ন পাওয়ার / গ্রাউন্ড প্লেন (0.1 মিমি ডায়েলেক্ট্রিক) 100 ′′ 500 পিএফ ক্যাপাসিটেন্স তৈরি করে, যা অতিরিক্ত উপাদান ছাড়াই গোলমাল ফিল্টার করে।

(খ) গ্রাউন্ড প্লেনের সেরা অনুশীলন
একক শক্ত স্থল সমতলঃ বেশিরভাগ ডিজাইনের জন্য, একটি একক স্থল সমতল বিভক্ত সমতলগুলির চেয়ে ভাল। যদি আপনাকে বিভক্ত করতে হয় (অ্যানালগ / ডিজিটাল),গ্রাউন্ড লুপ এড়ানোর জন্য দুটি প্লেনকে এক জায়গায় সংযুক্ত করুন (তারকা গ্রাউন্ডিং).
পুরো বোর্ডটি coverেকে রাখুনঃ সর্বাধিক সুরক্ষা দেওয়ার জন্য গ্রাউন্ড প্লেনটি বোর্ডের প্রান্তগুলিতে প্রসারিত করুন (সংযোগকারী ব্যতীত) ।
ভায়াস দিয়ে সেলাই করুনঃ স্তরগুলির মধ্যে গ্রাউন্ড প্লেনগুলি সংযুক্ত করতে 5 মিমি 10 মিমি দূরে অবস্থিত ভায়াস (0.3 মিমি ০.৫ মিমি) ব্যবহার করুন। এটি ধারাবাহিক গ্রাউন্ড সম্ভাব্যতা নিশ্চিত করে।

নিচের টেবিলে বিমানের নকশার উপকারিতা তুলে ধরা হয়েছে:

3ট্র্যাক ও ভায়া অপ্টিমাইজেশানঃ বোতল ঘাঁটি এড়ানো
এমনকি দুর্দান্ত বিমানগুলির ক্ষেত্রেও, দুর্বল ট্র্যাক / ভায়া ডিজাইন পিডিএন পারফরম্যান্সকে ধ্বংস করতে পারে। এই ক্ষেত্রগুলিতে ফোকাস করুনঃ
a. ট্রেস ডিজাইন
ট্র্যাকগুলি সংক্ষিপ্ত রাখুনঃ দীর্ঘ ট্র্যাকগুলি (≥50 মিমি) প্রতিরোধ এবং ইন্ডাক্ট্যান্স বাড়ায় √প্লেন থেকে সরাসরি আইসিগুলিতে পাওয়ার ট্র্যাকগুলি রুট করে।
প্রশস্ত ট্রেস ব্যবহার করুনঃ উচ্চ-বর্তমান পথগুলির জন্য (যেমন, ভোল্টেজ নিয়ন্ত্রকগুলি আইসিগুলিতে), ভোল্টেজ ড্রপ ছাড়াই 2A + বহন করতে ≥1 মিমি প্রশস্ত (2oz তামা) ট্রেস ব্যবহার করুন।
স্টাবগুলি এড়িয়ে চলুনঃ অব্যবহৃত ট্রেস স্টাবগুলি (≥3 মিমি) অ্যান্টেনা হিসাবে কাজ করে, ইএমআই বিকিরণ করে এবং সংকেত প্রতিফলনের কারণ হয়। মাল্টি-কম্পোনেন্ট সংযোগের জন্য তারকা রাউটিংয়ের পরিবর্তে ডেইজি-চেইন রাউটিং ব্যবহার করুন।

b. ডিজাইনের মাধ্যমে
ব্যাক-ড্রিলিংয়ের মাধ্যমে স্টাবগুলি সরানঃ ভায়া স্টাবস (লক্ষ্য স্তরের বাইরে ভায়ার অংশ) উচ্চ ফ্রিকোয়েন্সিতে অনুরণনের কারণ হয় (উদাহরণস্বরূপ, 10 গিগাবাইট / সেকেন্ড) । ব্যাক-ড্রিলিং স্টাবটি সরিয়ে দেয়, এই সমস্যাটি দূর করে।
উচ্চ প্রবাহের জন্য একাধিক ভায়াস ব্যবহার করুনঃ একটি একক 0.5 মিমি ভায়াস 2A3A পথের জন্য ~ 1A3 ভায়াস বহন করতে পারে (উদাহরণস্বরূপ, সমতলগুলিতে ক্যাপাসিটরগুলি বিচ্ছিন্ন করা) ।
কাজের জন্য আকারের ভায়াসঃ সিগন্যাল ভায়াসের জন্য, 0.3 মিমি ০.৪ মিমি গর্ত ব্যবহার করুন; পাওয়ার ভায়াসের জন্য, প্রতিরোধ হ্রাস করতে 0.5 মিমি ০.৮ মিমি গর্ত ব্যবহার করুন।

সি. থার্মাল ভায়াস
উচ্চ গতির পিসিবি তাপ উত্পাদন করে (উদাহরণস্বরূপ, একটি সিপিইউ থেকে 10W), যা ট্রেস প্রতিরোধের বৃদ্ধি করে এবং পিডিএন কর্মক্ষমতা হ্রাস করে। তাপীয় ভায়াস যুক্ত করুনঃ

গরম উপাদানগুলির অধীনেঃ BGA, ভোল্টেজ নিয়ন্ত্রক বা পাওয়ার এম্প্লিফায়ারের অধীনে 4 ′′6 তাপীয় ভায়াস (0.3 মিমি গর্ত) স্থাপন করুন।
গ্রাউন্ড প্লেনের সাথে সংযুক্ত করুনঃ তাপীয় ভায়াসগুলি উপাদান থেকে গ্রাউন্ড প্লেনের তাপ স্থানান্তর করে, যা একটি তাপ সিঙ্ক হিসাবে কাজ করে।

উন্নত পিডিএন ডিজাইন বিবেচনা
1সিমুলেশন সরঞ্জামঃ নির্মাণের আগে পরীক্ষা করুন
সিমুলেশন হল প্রোটোটাইপগুলিতে সময় এবং অর্থ ব্যয় করার আগে PDN ত্রুটিগুলি প্রাথমিকভাবে ধরার সর্বোত্তম উপায়। বিভিন্ন PDN কাজের জন্য এই সরঞ্জামগুলি ব্যবহার করুনঃ

PDN এর জন্য সিমুলেশন ওয়ার্কফ্লো
1প্রাক-বিন্যাসঃ প্রতিরোধের পূর্বাভাস দেওয়ার জন্য স্তর স্ট্যাক-আপ এবং ক্যাপাসিটর স্থাপন মডেল করুন।
2. পোস্ট-লেআউটঃ পিসিবি লেআউট থেকে পরজীবী মান (আর / এল / সি) বের করুন এবং ভোল্টেজ ড্রপ সিমুলেশন চালান।
3তাপীয় সিমুলেশনঃ পিডিএন কর্মক্ষমতা হ্রাস করতে পারে এমন হট স্পট (≥ 85 °C) পরীক্ষা করুন।
4.EMI সিমুলেশনঃ PDN ইএমসি স্ট্যান্ডার্ড পূরণ করে (যেমন, FCC পার্ট 15) বিকিরণ নির্গমনের জন্য স্ক্যান করে।

কেস স্টাডিঃ একটি ডেটা সেন্টার পিসিবি টিম তাদের পিডিএন সিমুলেট করার জন্য Ansys SIwave ব্যবহার করেছিল। তারা 50 MHz এ 2-ওহম প্রতিরোধের শিখর খুঁজে পেয়েছিল, যা তারা 0.01 μF ক্যাপাসিটার যুক্ত করে সংশোধন করেছিল। এটি $ 10k পুনরায় নকশা এড়ানো.

2. ইএমআই/ইএমসি কন্ট্রোলঃ গোলমাল নিয়ন্ত্রণ করুন
উচ্চ-গতির পিডিএনগুলি প্রধান ইএমআই উত্সগুলি সুইচিং নিয়ন্ত্রক এবং দ্রুত আইসিগুলি এমন শব্দ তৈরি করে যা ইএমসি পরীক্ষায় ব্যর্থ হতে পারে। ইএমআই হ্রাস করার জন্য এই কৌশলগুলি ব্যবহার করুনঃ

a.অপ্টিমাইজ স্ট্যাক-আপঃ একটি 4-স্তর স্ট্যাক-আপ (সিগন্যাল → পাওয়ার → গ্রাউন্ড → সিগন্যাল) একটি 2-স্তর বোর্ডের তুলনায় 1020 ডিবি দ্বারা বিকিরণ নির্গমন হ্রাস করে।
b.লুপ এলাকা হ্রাস করুনঃ পাওয়ার লুপ (পাওয়ার প্লেন → আইসি → গ্রাউন্ড প্লেন) <1 সেমি2 হতে হবে।
c. ফিল্টার পাওয়ার ইনপুটঃ চালিত EMI ব্লক করার জন্য পাওয়ার লাইনগুলিতে (যেমন, 12V ইনপুট) ফেরিট মণ বা LC ফিল্টার যুক্ত করুন।
ঘ.শব্দ উপাদানগুলিকে রক্ষা করুনঃ ইএমআই প্রতিরোধের জন্য সুইচিং নিয়ন্ত্রক বা আরএফ চিপগুলির চারপাশে ধাতব ঢাল ব্যবহার করুন।

নিচের টেবিলে EMI হ্রাস কার্যকারিতা দেখানো হয়েছেঃ

3তাপীয় ব্যবস্থাপনাঃ PDN দীর্ঘায়ু রক্ষা করুন
তাপ PDN এর সবচেয়ে খারাপ শত্রু। তাপমাত্রার প্রতিটি 10 °C বৃদ্ধি উপাদান ব্যর্থতা হার দ্বিগুণ এবং 4% দ্বারা তামা প্রতিরোধের বৃদ্ধি। এই তাপ কৌশল ব্যবহার করুনঃ

a. ঘন তামা স্তরঃ 2oz তামা (১oz এর তুলনায়) এর 50% কম প্রতিরোধ ক্ষমতা রয়েছে এবং তাপ দ্রুত ছড়িয়ে পড়ে।
b. থার্মাল ভায়াসঃ পূর্বে উল্লিখিত হিসাবে, গ্রাউন্ড প্লেনগুলিতে তাপ স্থানান্তর করতে গরম উপাদানগুলির অধীনে ভায়াস স্থাপন করুন।
c.Heat sinks: উচ্চ-শক্তির উপাদানগুলির জন্য (যেমন, 5W ভোল্টেজ নিয়ন্ত্রক), নিম্ন সংযোগ তাপমাত্রায় তাপ প্যাস্টের সাথে তাপ sinks যোগ করুন।
d. কপার ঢেউঃ তাপ ছড়িয়ে দেওয়ার জন্য গরম উপাদানগুলির কাছাকাছি কপার ঢেউ যোগ করুন (ভূমিতে সংযুক্ত) ।

পিডিএন-এর সাধারণ ভুলগুলি এড়ানো
1. অপর্যাপ্ত বিচ্ছিন্নতা
ভুলঃ একটি একক ক্যাপাসিটর মান ব্যবহার করা (যেমন, শুধুমাত্র 0.1 μF) বা IC থেকে >5mm ক্যাপাসিটর স্থাপন করা।
ফলস্বরূপঃ ভোল্টেজ রিপল, ইএমআই, এবং অস্থির পাওয়ার রেলগুলি আইসি ক্র্যাশ বা ইএমসি পরীক্ষার ব্যর্থতার দিকে পরিচালিত করে।
ফিক্সঃ আইসি পিনের 2 মিমি 5 মিমি মধ্যে মিশ্র-মানের ক্যাপাসিটর (0.01 μF, 0.1 μF, 10 μF) ব্যবহার করুন; সমান্তরাল ভায়াস যুক্ত করুন।

2. দরিদ্র প্রত্যাবর্তন পথ
ত্রুটিঃ গ্রাউন্ড প্লেন স্প্লিট বা বোর্ডের প্রান্তের কাছাকাছি সংকেতগুলি রুট করা।
ফলস্বরূপঃ ভাঙা রিটার্ন পাথ ক্রসস্টক বৃদ্ধি করে এবং ইএমআই সংকেতগুলি বিকৃত হয়ে যায় এবং ডেটা ত্রুটি ঘটে।
সংশোধনঃ একটি শক্ত স্থল সমতল ব্যবহার করুন; স্থল সমতলগুলির মধ্যে রুট সংকেত; স্তর পরিবর্তনের কাছাকাছি স্থল ভায়াস যুক্ত করুন।

3. বৈধতা উপেক্ষা করা
ভুলঃ সিমুলেশন বা শারীরিক পরীক্ষার (যেমন, একটি oscilloscope সঙ্গে ভোল্টেজ পরিমাপ) এড়িয়ে যাওয়া।
ফলস্বরূপঃ ফিল্ডে বা সার্টিফিকেশন চলাকালীন অজানা ভোল্টেজ ড্রপ বা হট স্পট বোর্ডগুলি ব্যর্থ হয়।
সংশোধনঃ প্রাক-বিন্যাস / পোস্ট-বিন্যাস সিমুলেশন চালান; একটি oscilloscope (ভোল্টেজ গোলমাল পরিমাপ) এবং তাপ ক্যামেরা (হট স্পট চেক) সঙ্গে পরীক্ষার প্রোটোটাইপ।

প্রায়শই জিজ্ঞাসিত প্রশ্ন
1হাই স্পিড পিসিবিতে পিডিএন এর প্রধান লক্ষ্য কি?
পিডিএন এর মূল লক্ষ্য হল প্রতিটি উপাদানকে পরিষ্কার, স্থিতিশীল শক্তি সরবরাহ করা (সর্বনিম্ন ভোল্টেজ গোলমাল, কোনও ড্রপ নেই) এমনকি যখন বর্তমান চাহিদা স্পাইক হয় (উদাহরণস্বরূপ, আইসি সুইচিংয়ের সময়) ।এটি সংকেত অখণ্ডতা নিশ্চিত করে এবং সিস্টেম ব্যর্থতা প্রতিরোধ করে.

2আমি কিভাবে 10 গিগাবাইট পিসিবি এর জন্য ডিসকপলিং ক্যাপাসিটার বেছে নেব?
নিম্নলিখিতগুলির মিশ্রণ ব্যবহার করুনঃ

a.0.01 μF (উচ্চ ফ্রিকোয়েন্সি, আইসি পিন থেকে ≤2 মিমি) 10~100 MHz শব্দ ব্লক করতে।
b.0.1 μF (মধ্য-ফ্রিকোয়েন্সি, আইসি থেকে 2 ′5 মিমি) 1 ′10 MHz শব্দ জন্য।
c.10 μF (bulk, near power inputs) 1 kHz ∼ 1 MHz গোলমালের জন্য।
উচ্চ-ফ্রিকোয়েন্সি ক্যাপাসিটরগুলির জন্য 0402 প্যাকেজগুলি নির্বাচন করুন যাতে ইন্ডাক্ট্যান্সকে হ্রাস করা যায়।

3স্থলপৃষ্ঠের চেয়ে স্থলপৃষ্ঠের স্থলপৃষ্ঠ ভালো কেন?
একটি শক্ত স্থল সমতল 10x কম প্রতিরোধের এবং স্থল ট্রেস তুলনায় ইন্ডাক্ট্যান্স আছে। এটি সংকেত জন্য একটি অবিচ্ছিন্ন রিটার্ন পথ প্রদান করে, 30 ডিবি দ্বারা ক্রসস্টক হ্রাস,এবং উচ্চ গতির PCBs জন্য একটি তাপ sink হিসাবে কাজ করে.

4প্রোটোটাইপ বানানোর পর আমি কিভাবে আমার পিডিএন পরীক্ষা করতে পারি?
ভোল্টেজ গোলমাল পরিমাপঃ পাওয়ার রেলগুলিতে ভোল্টেজ রিপল পরীক্ষা করতে একটি অ্যাসিলোস্কোপ ব্যবহার করুন (<50mV পিক-টু-পিকের লক্ষ্যে) ।
তাপীয় পরীক্ষাঃ হট স্পটগুলি সনাক্ত করতে একটি তাপীয় ক্যামেরা ব্যবহার করুন (তাপমাত্রা < 85 ডিগ্রি সেলসিয়াস বজায় রাখুন) ।
ইএমআই পরীক্ষাঃ এফসিসি / সিই মানগুলির সাথে সম্মতি নিশ্চিত করার জন্য একটি ইএমআই স্ক্যানার ব্যবহার করুন।

5. যদি PDN প্রতিরোধের খুব উচ্চ (> 1 ওহম) হয় তাহলে কি হবে?
উচ্চ প্রতিবন্ধকতা ভোল্টেজ গোলমাল সৃষ্টি করে (V = I × Z) উদাহরণস্বরূপ, 2 ওহম প্রতিবন্ধকতার সাথে 1A বর্তমান চাহিদা 2V গোলমাল তৈরি করে। এটি সংবেদনশীল উপাদানগুলিকে ব্যাহত করে (যেমন, আরএফ চিপস),সিগন্যাল ত্রুটি বা সিস্টেম ক্র্যাশ হতে পারে.

সিদ্ধান্ত
একটি নির্ভরযোগ্য পিডিএন একটি পরবর্তীকালীন চিন্তা নয় এটি উচ্চ গতির PCB নকশা একটি মৌলিক অংশ। তিনটি মূল এলাকায় ফোকাস করেএবং ট্রেস/অপ্টিমাইজেশনের মাধ্যমে আপনি একটি PDN তৈরি করতে পারেন যা পরিষ্কার শক্তি সরবরাহ করে, ইএমআইকে হ্রাস করে এবং দীর্ঘমেয়াদী নির্ভরযোগ্যতা নিশ্চিত করে। প্রাথমিক সিমুলেশন (অ্যানসিস এসআইওয়েভের মতো সরঞ্জামগুলির সাথে) এবং শারীরিক পরীক্ষাগুলি আলোচনাযোগ্য নয় theyতারা ব্যয়বহুল পুনরায় ডিজাইনের আগে ত্রুটিগুলি ধরতে পারে।

মনে রাখবেনঃ সেরা পিডিএনগুলি পারফরম্যান্স এবং ব্যবহারিকতার ভারসাম্য বজায় রাখে। আপনার অতিরিক্ত প্রকৌশল করার দরকার নেই (উদাহরণস্বরূপ, একটি সাধারণ সেন্সর বোর্ডের জন্য 10 টি স্তর), তবে আপনি কোণগুলি কাটাতে পারবেন না (উদাহরণস্বরূপ,ডিসকপলিং ক্যাপাসিটর). উচ্চ গতির ডিজাইনের জন্য (10 গিগাবাইট / সেকেন্ড +), সংলগ্ন পাওয়ার / গ্রাউন্ড প্লেন, মিশ্র-মূল্য বিচ্ছিন্নকরণ এবং তাপীয় ব্যবস্থাপনাকে অগ্রাধিকার দিন theseএই পছন্দগুলি আপনার পিসিবিগুলির কার্যকারিতা তৈরি করবে বা ভেঙে দেবে।

যেহেতু ইলেকট্রনিক্স দ্রুত এবং ছোট হয়ে উঠছে, PDN ডিজাইন কেবল গুরুত্ব বাড়বে। এই গাইডের টিপসগুলি আয়ত্ত করে, আপনি 5G, AI,এবং অটোমোবাইল প্রযুক্তির মধ্যে কম ইচ্ছাকৃত নকশা plagues যে সাধারণ ফাঁদ এড়ানো.