এইচডিআই পিসিবি ব্যাক ড্রিল খরচ হ্রাস কিভাবেঃ পারফরম্যান্স এবং বাজেট ভারসাম্য কৌশল

উচ্চ ঘনত্বের ইন্টারকানেক্ট (এইচডিআই) পিসিবিগুলিতে ব্যাক ড্রিলিং একটি সমালোচনামূলক প্রক্রিয়া, যা প্লাস্টিকযুক্ত থ্রো-হোল (পিটিএইচ) এ সংকেত-বিন্যস্তকারী "স্টাবস" দূর করার জন্য অপরিহার্য।এই স্টপসগুলি ভিয়াসের মধ্যে প্লাস্টিকযুক্ত তামার অপ্রয়োজনীয় বিভাগগুলি উচ্চ গতির ডিজাইনে সংকেত প্রতিফলন এবং ক্ষতির কারণ হয় (10Gbps+), 5 জি, ডেটা সেন্টার এবং এয়ারস্পেস পিসিবিগুলির জন্য ব্যাক ড্রিলিংকে একটি আলোচনাযোগ্য পদক্ষেপ করে তোলে। তবে, ব্যাক ড্রিলিং জটিলতা এবং ব্যয় যুক্ত করে, প্রায়শই এইচডিআই পিসিবি ব্যয় 15 ০% বৃদ্ধি করে।

নির্মাতারা এবং ডিজাইনারদের জন্য চ্যালেঞ্জটি হ'ল সিগন্যালের অখণ্ডতা ত্যাগ না করে ব্যাক ড্রিল ব্যয় হ্রাস করা। এই গাইডটি ড্রিল ব্যয় হ্রাস করার কারণগুলি বিশ্লেষণ করে,খরচ কমানোর জন্য কার্যকর কৌশল, এবং কীভাবে পারফরম্যান্সের চাহিদা এবং বাজেটের সীমাবদ্ধতার মধ্যে ভারসাম্য বজায় রাখা যায়।

মূল বিষয়
1ব্যাক ড্রিলিংয়ের খরচগুলি স্টাব দৈর্ঘ্যের নির্ভুলতা (± 0.05 মিমি সহনশীলতা ব্যয়কে 20% যোগ করে), উপাদান বর্জ্য (10% স্ক্র্যাপ হার) এবং বিশেষায়িত সরঞ্জাম (লেজার বনাম যান্ত্রিক ড্রিলিং) দ্বারা চালিত হয়।
2.ডিজাইন অপ্টিমাইজেশান যেমন ব্যাক ড্রিল গভীরতা সীমাবদ্ধ করা এবং স্ট্যাকড মাইক্রোভিয়াস ব্যবহার করা ব্যাক ড্রিলের প্রয়োজনীয়তা 30-50% হ্রাস করতে পারে।
3"নির্বাচনী ব্যাক ড্রিলিং" (শুধুমাত্র সমালোচনামূলক ভিয়াসকে লক্ষ্য করে) সরবরাহকারী নির্মাতাদের সাথে অংশীদারিত্ব করা পুরো প্যানেলের ব্যাক ড্রিলিংয়ের তুলনায় 25% হ্রাস করে।
4ব্যাচ উৎপাদন (1000+ ইউনিট) স্কেল ইকোনমিগুলির মাধ্যমে প্রতি ইউনিট ব্যাক ড্রিলের খরচ 15~20% হ্রাস করে।

এইচডিআই পিসিবিতে ব্যাক ড্রিলিং কী?
ব্যাক ড্রিলিং (এছাড়াও "কন্ট্রোবোরিং" নামেও পরিচিত) একটি মাধ্যমিক ড্রিলিং প্রক্রিয়া যা স্তরিতকরণের পরে একটি প্লেটেড থ্রো-হোল (পিটিএইচ) এর অব্যবহৃত অংশটি সরিয়ে দেয়। এইচডিআই পিসিবিগুলিতে,ভিয়া প্রায়ই একাধিক স্তর মধ্যে penetrate, কিন্তু শুধুমাত্র 2 ′′ 3 স্তর সংযোগ করতে হবে ′′ অব্যবহৃত plated তামা একটি "stub" ছেড়ে। এই stubs উচ্চ ফ্রিকোয়েন্সি (10GHz +) এ অ্যান্টেনা হিসাবে কাজ করে, সংকেত প্রতিফলিত এবং কারণঃ

a.সিগন্যাল অখণ্ডতার সমস্যা (রিং, ক্রস-স্টক) ।
b. কম ডেটা রেট (যেমন, 25Gbps সিগন্যাল 10Gbps এ কমে যায়) ।
c. ইএমআই (বৈদ্যুতিন চৌম্বকীয় হস্তক্ষেপ) সংলগ্ন ট্রেস সহ।

ব্যাক ড্রিলিংটি পিটিএইচ-এর কার্যকরী অংশটি রেখে, স্টাবটি অপসারণের জন্য ভিয়াটির পিছনে সুনির্দিষ্টভাবে ড্রিল করে এটি সমাধান করে। তবে এই নির্ভুলতার একটি মূল্য রয়েছেঃবিশেষ সরঞ্জাম, কঠোর সহনশীলতা এবং অতিরিক্ত প্রক্রিয়াজাতকরণের পদক্ষেপগুলি ব্যয়কে বাড়িয়ে তোলে।

এইচডিআই পিসিবিতে ড্রিল খরচ কমিয়ে দেয় কি?
ব্যাক ড্রিলের খরচ কমাতে, প্রথমে এর মূল কারণগুলি বুঝতে হবে। মূল খরচ চালকদের মধ্যে রয়েছেঃ
1. সঠিকতা প্রয়োজনীয়তা
ব্যাক ড্রিলিং কার্যকরী তামার স্তর ক্ষতিগ্রস্ত এড়াতে কঠোর সহনশীলতা প্রয়োজনঃ

a.স্টাব দৈর্ঘ্য ± 0.05 মিমি (স্ট্যান্ডার্ড ড্রিলিং জন্য ± 0.1 মিমি বিপরীতে) নিয়ন্ত্রণ করা আবশ্যক। এই অসহিষ্ণুতা 0.1 মিমি হয় অবশিষ্ট stub (বিন্যাসের সংকেত) বা কার্যকরী স্তর মাধ্যমে ড্রিল ছেড়ে দিতে পারেন (PCB ধ্বংস).
b. লেজার ব্যাক ড্রিলিং (স্টাব <0.2mm এর জন্য প্রয়োজনীয়) যান্ত্রিক ড্রিলিংয়ের তুলনায় 2x3x বেশি খরচ করে, কারণ লেজারগুলি আরও নিখুঁততা বজায় রাখে।

ব্যয় প্রভাবঃ 50Gbps ডিজাইনের জন্য আরও কঠোর সহনশীলতা (±0.03 মিমি) 10Gbps PCBs এর জন্য ±0.05 মিমি তুলনায় ব্যাক ড্রিল ব্যয়ের জন্য 20% 30% যোগ করে।

2. উপাদান বর্জ্য এবং স্ক্র্যাপের হার
ব্যাক ড্রিলিং পিসিবি ক্ষতির ঝুঁকি বাড়ায়ঃ

a.ওভার-ড্রিলিং অভ্যন্তরীণ স্তরগুলি ছিদ্র করতে পারে, বোর্ডকে অকেজো করে তুলতে পারে। ব্যাক-ড্রিলড এইচডিআই পিসিবিগুলির জন্য স্ক্র্যাপের হার গড় 1015% (ব্যাক-ড্রিলড বোর্ডগুলির জন্য 515% এর বিপরীতে) ।
b.উচ্চমূল্যের উপকরণ (যেমন, 5G এর জন্য রজার্স RO4350) অপচয় ব্যয়কে বাড়িয়ে তোলে, কারণ 50 ডলারের একটি বোর্ড বাতিল করা 10+ ইউনিটের মুনাফা মুছে ফেলে।

3সরঞ্জাম ও শ্রম
a.বিশেষায়িত মেশিনঃ লেজার ব্যাক ড্রিলিং সিস্টেমের খরচ $500,000$1M (স্ট্যান্ডার্ড ড্রিলের জন্য $100,000$200,000), উচ্চতর রক্ষণাবেক্ষণ খরচ সহ।
b. দক্ষ অপারেটরঃ ব্যাক ড্রিলিংয়ের প্রোগ্রামিং এবং মনিটরিংয়ের জন্য প্রশিক্ষিত প্রযুক্তিবিদদের প্রয়োজন, যার ফলে প্রতি বোর্ডে শ্রম ব্যয় $ 5 ¢ $ 10 যোগ করা হয়।

4. নকশা জটিলতা
a.ব্যাক-ড্রিলড ভায়াসের সংখ্যাঃ 1000 ব্যাক-ড্রিলড ভায়াস সহ একটি পিসিবি 200 ভায়াসের তুলনায় প্রক্রিয়াজাতকরণের জন্য 5x বেশি খরচ করে।
খ. স্তর সংখ্যাঃ 12+ স্তরগুলির মাধ্যমে ব্যাক ড্রিলিংয়ের জন্য আরও পাস এবং সরঞ্জাম পরিবর্তন প্রয়োজন, যা সময় এবং ব্যয় বৃদ্ধি করে।

এইচডিআই পিসিবি ব্যাক ড্রিলের খরচ কমাতে ৭টি কৌশল
ব্যাক ড্রিল খরচ কমানোর জন্য ডিজাইন অপ্টিমাইজেশান, উৎপাদন সহযোগিতা এবং প্রক্রিয়া tweaks এর মিশ্রণের প্রয়োজন হয় সিগন্যালের অখণ্ডতা হ্রাস না করে।
1. ব্যাক ড্রিলিংয়ের প্রয়োজনীয়তা হ্রাস করার জন্য স্টাব দৈর্ঘ্য অপ্টিমাইজ করুন
সমস্ত স্টাবগুলি অপসারণের প্রয়োজন হয় না। সংকেত অখণ্ডতা সিমুলেশন (অ্যানসিস এইচএফএসএস এর মতো সরঞ্জাম ব্যবহার করে) সনাক্ত করতে পারে যে কোন স্টাবগুলি পারফরম্যান্সকে হ্রাস করার জন্য যথেষ্ট দীর্ঘঃ

a. থাম্ব রুলঃ সিগন্যাল তরঙ্গদৈর্ঘ্যের (λ) 10% এর চেয়ে ছোট স্টাবগুলি খুব কমই সমস্যা সৃষ্টি করে। 10Gbps সিগন্যালগুলির জন্য (λ ≈ 30mm), স্টাব <3mm গ্রহণযোগ্য।
b.Action: 10Gbps ডিজাইনের জন্য ব্যাক-ড্রিলিংকে > 3 মিমি পর্যন্ত সীমাবদ্ধ করুন, ব্যাক-ড্রিলিং ভায়াসের সংখ্যা 30~40% হ্রাস করুন।

ব্যাক ড্রিলের সংখ্যা কমানোর মাধ্যমে ব্যয় সাশ্রয়ঃ ১৫-২০%।

2. ছিদ্রের পরিবর্তে স্ট্যাকড মাইক্রোভিয়া ব্যবহার করুন
স্ট্যাকড মাইক্রোভিয়াস (50-150μm ব্যাসার্ধ) সহ HDI PCBs অনেক ক্ষেত্রে সম্পূর্ণরূপে ব্যাক ড্রিলিংয়ের প্রয়োজন দূর করেঃ

a. স্ট্যাকড মাইক্রোভিয়া সমান্তরাল স্তরগুলিকে সংযুক্ত করে (যেমন, স্তর 1→2→3) পুরো বোর্ডের মধ্যে প্রবেশ না করে, কোনও স্টপ ছাড়াই।
b. তারা 0.4 মিমি পিচ BGA এবং উচ্চ স্তর সংখ্যা (12+ স্তর) ডিজাইন জন্য আদর্শ।

ট্রেড-অফঃ স্ট্যাকড মাইক্রোভিয়াগুলি স্ট্যান্ডার্ড ভিয়াগুলির তুলনায় 10 ¢15% বেশি ব্যয় করে তবে ব্যাক ড্রিলের ব্যয় দূর করে (উচ্চ গতির পিসিবিগুলির জন্য 5 ¢ 20% নেট সঞ্চয়) ।

উদাহরণঃ একটি 16-স্তরীয় ডেটা সেন্টার পিসিবি যা 800 টি স্ট্যাকড মাইক্রোভিয়া ব্যবহার করে গর্তের পরিবর্তে 1000 ইউনিটের চালনায় 8,000 ডলার সাশ্রয় করে ব্যাক ড্রিলিং দূর করে।

3. নির্বাচনী ব্যাক ড্রিলিং বাস্তবায়ন
বেশিরভাগ পিসিবিতে সমালোচনামূলক এবং অ-সমালোচনামূলক ভায়াসের মিশ্রণ রয়েছে। "নির্বাচনী ব্যাক ড্রিলিং" কেবলমাত্র উচ্চ-গতির সংকেত বহনকারী ভায়াসগুলিকে লক্ষ্য করে (উদাহরণস্বরূপ, 25 গিগাবাইট / সেকেন্ড +), কম গতির ভায়াসগুলি (উদাহরণস্বরূপ, শক্তি, 1 গিগাবাইট / সেকেন্ড) অব্যক্ত রেখে।

a.এটি কিভাবে কাজ করেঃ আপনার প্রস্তুতকারকের সাথে ডিজাইন ফাইলগুলিতে (আইপিসি -২২২ স্ট্যান্ডার্ড ব্যবহার করে) সমালোচনামূলক ভায়াস চিহ্নিত করতে সহযোগিতা করুন।
b.Cost Savings: 25~35% vs full panel back drilling, as 50~70% of vias often do not require stub removal. b.Cost savings: 25~35% vs full panel back drilling, as 50~70% of vias often don't require stub removal. b.Cost savings: 25~35% versus full panel back drilling, as 50~70% of vias often do not require stub removal.

4সঠিক ড্রিলিং প্রযুক্তি নির্বাচন করুন
যান্ত্রিক ড্রিলিং লেজার ড্রিলিংয়ের চেয়ে সস্তা কিন্তু এর কিছু সীমাবদ্ধতা রয়েছে। আপনার প্রয়োজন অনুযায়ী প্রযুক্তিকে সামঞ্জস্য করুনঃ

a.মেকানিক্যাল ড্রিলিংঃ স্টাব ≥0.2 মিমি এবং tolerances ≥±0.05 মিমি (যেমন, 10Gbps শিল্প PCBs) এর জন্য ব্যবহার করুন। লেজার ড্রিলিংয়ের তুলনায় খরচ 50~67% কম।
b.লেজার ড্রিলিংঃ স্টাব <0.2 মিমি এবং সংকীর্ণ সহনশীলতার জন্য রিজার্ভ (যেমন, 50Gbps 5G PCBs) । যদিও এটি ব্যয়বহুল, এটি আরও ভাল নির্ভুলতার কারণে স্ক্র্যাপের হারকে 5 ~ 8% হ্রাস করে।

সঞ্চয় উদাহরণঃ 500 ভিয়াস (0.3 মিমি স্টাব) সহ 1000 ইউনিট রান যান্ত্রিক বনাম লেজার ড্রিলিং ব্যবহার করে 20,000 ডলার সাশ্রয় করে।

5. ব্যাচ প্রক্রিয়াকরণের জন্য প্যানেল ডিজাইন অপ্টিমাইজ করুন
নির্মাতারা প্যানেল প্রতি চার্জ, না বোর্ড প্রতি। প্যানেল প্রতি এইচডিআই PCBs সংখ্যা সর্বাধিক প্রতি ইউনিট ব্যাক ড্রিল খরচ হ্রাসঃ

a.প্যানেলের আকারঃ আরও বেশি বোর্ড ফিট করার জন্য স্ট্যান্ডার্ড প্যানেলের আকার (যেমন, 18 "× 24") ব্যবহার করুন। প্রতি প্যানেলের বোর্ডের 20% বৃদ্ধি প্রতি ইউনিট ব্যয় 15~20% হ্রাস করে।
b.Uniform Vias: মেশিন সেটআপের সময় কমাতে আকার এবং গভীরতার মাধ্যমে সামঞ্জস্যপূর্ণ বোর্ড ডিজাইন করুন (প্রতি প্যানেলের জন্য $ 2 ¢ $ 5 সঞ্চয়) ।

কেস স্টাডিঃ একটি টেলিকম প্রস্তুতকারক তাদের 18 "x 24" প্যানেলগুলিকে 20 এর পরিবর্তে 25 টি বোর্ডের জন্য পুনরায় কনফিগার করেছে, 5000 ইউনিটের অর্ডারে ব্যাক ড্রিলের ব্যয় 18% হ্রাস করেছে।

6. নির্মাতাদের সাথে অংশীদার (ডিএফএম সহযোগিতা)
আপনার পিসিবি প্রস্তুতকারকের সাথে ডিজাইন ফর ম্যানুফ্যাকচারাবিলিটি (ডিএফএম) পর্যালোচনাগুলি ব্যয় সাশ্রয়ের সুযোগগুলি সনাক্ত করতে পারেঃ

a.Via Placement: সরঞ্জাম আন্দোলন কমাতে ক্লাস্টার ব্যাক-ড্রিলড ভিয়াস, 10 ¢ 15% দ্বারা প্রক্রিয়াকরণের সময় কমাতে।
b.Material Selection: Thicker cores (e.g., 0.2mm vs 0.1mm) simplify back drilling by increasing stub length tolerance, reducing scrap rates by 5~7%.

টিপঃ আরও ভাল ডিএফএম বিশ্লেষণের জন্য নির্মাতাদের 3 ডি ডিজাইন ফাইল (STEP / IGES) সরবরাহ করুন। প্রাথমিক সহযোগিতা ব্যাক ড্রিল ব্যয়কে 10 ∼20% হ্রাস করতে পারে।

7স্বয়ংক্রিয় পরিদর্শনের মাধ্যমে স্ক্র্যাপের হার হ্রাস করুন
উচ্চ স্ক্র্যাপ হার (10 ∼15%) ব্যাক-ড্রিলের খরচ বাড়ায়। ত্রুটিগুলি প্রাথমিকভাবে সনাক্ত করতে ব্যাক-ড্রিলের পরে পরিদর্শন করতে বিনিয়োগ করুনঃ

a.AOI (অটোমেটেড অপটিক্যাল ইন্সপেকশন): অতিরিক্ত ড্রিলিং বা অবশিষ্ট স্টাব সনাক্ত করতে 50MP ক্যামেরা ব্যবহার করে, 40-50% দ্বারা স্ক্র্যাপ হ্রাস করে।
b. এক্স-রে পরিদর্শনঃ অভ্যন্তরীণ স্তরগুলিতে স্টাব অপসারণ যাচাই করে, যা 12+ স্তরের পিসিবিগুলির জন্য গুরুত্বপূর্ণ।

ROI: 1000 ইউনিট রান (10% স্ক্র্যাপ রেট) এর জন্য AOI-তে $ 5,000 বিনিয়োগ নষ্ট বোর্ড হ্রাস করে $ 10,000 সাশ্রয় করে।

ব্যয় সাশ্রয় কৌশল তুলনা টেবিল

সাধারণ ভুলগুলি এড়ানো
1.ওভার-ইঞ্জিনিয়ারিং ব্যাক ড্রিল টোলারেন্সঃ ± 0.03 মিমি নির্দিষ্ট করা যখন ± 0.05 মিমি যথেষ্ট হয় কর্মক্ষমতা লাভ ছাড়াই 20% খরচ যোগ করে।
2.ডিএফএম ফিডব্যাক উপেক্ষা করাঃ নির্মাতারা প্রায়শই নকশা অকার্যকরতা (যেমন, ছড়িয়ে ছিটিয়ে ভিয়াস) চিহ্নিত করে যা ব্যাক ড্রিলের সময় বাড়ায়। এগুলি মোকাবেলা করে ব্যয় হ্রাস করে।
3লেজার ড্রিলিংয়ের সাথে নিম্ন-ভলিউম রানঃ <500 ইউনিটের জন্য, যান্ত্রিক ড্রিলিং (এমনকি সামান্য উচ্চতর স্ক্র্যাপ সহ) লেজার সেটআপ ফি তুলনায় সস্তা।

প্রায়শই জিজ্ঞাসিত প্রশ্ন
প্রশ্ন: আমি কি পুরোপুরি ব্যাক ড্রিলিং বন্ধ করতে পারি?
উত্তরঃ <10Gbps সংকেতগুলির জন্য, হ্যাঁ √ স্ট্যাকড মাইক্রোভিয়া ব্যবহার করুন বা সংক্ষিপ্ত স্টাবগুলি গ্রহণ করুন (<3 মিমি) । >10Gbps এর জন্য, ব্যাক ড্রিলিং সাধারণত প্রয়োজন হয়, তবে নির্বাচনী ড্রিলিং এটিকে হ্রাস করতে পারে।

প্রশ্ন: এইচডিআই পিসিবি খরচ কত বাড়ায়?
উত্তরঃ গড়ে ১৫-৩০%, কিন্তু এটি গণনা, সহনশীলতা এবং প্রযুক্তির (লেজার বনাম যান্ত্রিক) দ্বারা পরিবর্তিত হয়।

প্রশ্ন: সমস্ত এইচডিআই পিসিবি-র জন্য ব্যাক ড্রিলিং কি প্রয়োজনীয়?
উত্তরঃ না শুধুমাত্র উচ্চ গতির ডিজাইনের জন্য (10Gbps +) যেখানে স্টাবগুলি সংকেত অখণ্ডতা হ্রাস করে। নিম্ন গতির এইচডিআই পিসিবিগুলি (যেমন ভোক্তা পোশাকগুলি) প্রায়শই এটি এড়িয়ে যায়।

প্রশ্ন: আমি কি নির্মাতাদের সাথে ব্যাক ড্রিলের খরচ নিয়ে আলোচনা করতে পারি?
উত্তরঃ হ্যাঁ √ বাল্ক অর্ডার, ডিজাইন অপ্টিমাইজেশন এবং নমনীয় সহনশীলতা (যদি সম্ভব হয়) ছাড়ের জন্য লিভারেজ দেয়।

প্রশ্ন: উপকরণ নির্বাচন কিভাবে ব্যাক ড্রিল খরচ প্রভাবিত করে?
উত্তরঃ FR4 এর তুলনায় শক্ত উপকরণগুলি (যেমন, রজার্স) খনন করা কঠিন, যা ব্যয়কে 10 ~ 15% বৃদ্ধি করে। তবে, তারা আরও ভাল স্থিতিশীলতার কারণে স্ক্র্যাপের হার হ্রাস করে।

সিদ্ধান্ত
উচ্চ পারফরম্যান্স HDI PCBs এর জন্য ব্যাক ড্রিলিং অপরিহার্য, কিন্তু এর খরচ অত্যধিক হতে হবে না।এবং নির্মাতাদের সাথে সহযোগিতা করা, ডিজাইনার এবং ক্রেতারা সিগন্যালের অখণ্ডতা বজায় রেখে ১৫% থেকে ৩৫% পর্যন্ত ড্রিল খরচ কমাতে পারে।

সুনির্দিষ্টতা এবং ব্যবহারিকতার মধ্যে ভারসাম্য বজায় রাখা গুরুত্বপূর্ণঃ প্রত্যেকটি ভায়ারেই কঠোর সহনশীলতার ব্যাক ড্রিলিংয়ের প্রয়োজন হয় না, এবং স্ট্যাকড মাইক্রোভিয়াসের মতো নতুন প্রযুক্তিগুলি কার্যকর বিকল্প সরবরাহ করে। সঠিক কৌশলগুলির সাথে,এইচডিআই পিসিবি উৎপাদনে উচ্চ পারফরম্যান্স এবং বাজেট অনুকূলতা একসাথে থাকতে পারে।